D’après le datasheet du CD4511, les latches sont transparents quand l’entrée LE est à l’état bas et inaccessibles quand cette même entrée est à l’état haut. Les niveaux logiques présents sur les entrées des latches ne sont mémorisés dans ceux-ci que lors d’une transition montante du signal LE.
« Depends upon the BCD code applied during the LOW to HIGH transition of LE ».
Un problème potentiel, c’est que le front montant du signal LE n’est pas franchement raide car il a la forme de la courbe de charge du condensateur C5 dans la résistance R22.
Voici donc une nième suggestion pour palier à ce défaut, elle met en oeuvre un inverseur trigger de schmitt pour obtenir un front montant le plus raide possible.
Bonjour à tous, bonjour Gérard,
Un début de simulation d’après le dernier schéma publié.
A noter: le signal Reset n’est pas correct mais je ne l’ai pas modifié, c’est uniquement pour la chronologie des signaux et l’origine de l’oscillation parasite.
Je vais tenter de résoudre ce problème à sa source (mais ce n’est pas gagné…) donc au niveau du mosfet.
Peut-être utiliser un BJT à la place ?
Maintenant c’est clair, il ne peut y avoir d’impulsion négative sur le signal de reset avec ce schéma de circuit différentiateur. Il y a donc un problème avec le simulateur ou peut-être avec le modèle de la diode 1N41448 ou d’un autre composant de ce circuit différentiateur.
Quand l’IRLZ44 est:
• ON, R4 est court circuitée et l’ensemble L1 / C2 se comporte comme un circuit oscillant parallèle. Le condensateur qui s’est chargé quand l’IRLZ44 était OFF transfère l’énergie accumulée dans l’inductance et le circuit entre en oscillation. Oscillations dont le nombre va déterminer le facteur Q de l’inductance.
• OFF, le condensateur C2 se charge sous une tension de ≈1,9 volt (déterminée par le pont diviseur R3 / R4) à travers la résistance équivalente du pont (≈21,3kΩ) et l’inductance L1, l’enssemble L1 / C2 / (R3//R4) se comporte alors comme un circuit oscillant série très fortement amorti sur lequel on applique un signal carré d’amplitude de 1,9 volt.
Il ne serait donc pas anormal de constater sur l’inductance quelques suroscillations très vite amorties quand l’IRLZ44 commute à OFF.
Et le remplacer par un BJT n’y changerait rien.
Une simulation du circuit ci-dessus en échangeant la position du condensateur et de l’inductance (R= 21kΩ, C=100nF, L=22mH, signal carré amplitude 0…1,9 volt) devrait permettre de mettre en évidence cette perturbation en faisant abstraction de tous les autres composants susceptibles d’interférer.
Non JP, le générateur équivalent au pont diviseur R3/R4 délivre une tension de 9 volts multiplié par le rapport R4/(R3+R4) et sa résistance interne équivaut à R3 // R4.
C’est donc la deuxième simulation qui serait OK si je n’avais pas oublié de mentionner la diode interne au IRLZ44 qui entre aussi dans la danse, le schéma le plus réaliste serait alors celui ci-dessous:
Démonstration est maintenant faite que la perturbation indésirable est due à la résonnance série très vite amortie de L1/C2 quand l’IRLZ44 commute à OFF. Elle est intrinsèque au fonctionnement du testeur et la seule parade consiste à l’oblitérer pour ne pas comptabiliser les oscillations inopportunes.
C’est ce qui a déjà été expérimenté avec succès en inhibant le comparateur à cet instant là.
Bonjour à tous, bonjour Gérard,
J’ai repris l’étude de la chronologie à tête reposée ce matin et j’ai fait quelques modifications.
Voici ci-dessous 2 simulations correspondant à une self de fort facteur Q avec plus de 99 oscillations.
J’ai aussi supprimé les 1N4148 remplacées par les modèles génériques LTspice (le modèle 1N4148 a vraiment un problème). :mrgreen:
Je pense qu’on s’approche du but final. Peut-être améliorer l’affichage > 99 avec ajout d’une LED de débordement ce qui autoriserait une visualisation jusqu’à 199 ( ou un afficheur supplémentaire avec les segments b et c câblés).
Juste une observation!
La résistance R16 ne sert à rien là où elle est positionnée.
Elle devrait l’être entre la cathode de D3 et la masse pour que l’entrée du trigger soit correctement polarisée!
A noter qu’il n’est pas nécessaire d’obtenir des fronts raides sur le signal de reset à l’aide d’un trigger de schmitt, les entrées correspondantes des compteurs étant sensibles à un niveau logique plutôt qu’à une transition rapide.
J’avais fait un copié collé d’une partie d’un schéma précédent sans prendre garde à cette résistance.
C’est pour utiliser toutes les portes du 40106.
De toutes façons, il y a encore un problème de comptage que je ne trouve pas… :mrgreen:
A présent, je suis certain de la bonne chronologie des signaux de synchro donc le problème réside ailleurs.
Ci-dessous, 19 pulses sur le signal de comptage et seulement 14 à l’affichage.
Ci-dessous, le diagramme des sorties Q des 2 compteurs pour 19 pulse du signal de cpmtage.
Je suis incapable de les interpréter, j’ai les yeux qui se croisent…
Sur la dernière simulation, j’ai observé un premier train de 17 impulsions et un second de 18 et non pas 19.
Les compteurs sont OK, ils ont bien comptés le nombre exact d’impulsions.
Sur l’avant dernière simulation, j’ai observé 20 impulsions et non pas 19.
Comme avec la dernière modification l’impulsion de reset est asservie à la disparition de LE et non plus au retour à ON de l’IRLZ44, on est sûr que la 1ère impulsion d’horloge est toujours comptabilisée
Je ne pense pas, car entre temps j’ai trouvé un modèle sur le groupe https://groups.io/g/LTspice
Je viens aussi d’y trouver le dernier modèle utilisé du 4518.
Et on ne va pas chipoter à une impulsion près…
Une autre simulation pour valider le fonctionnement:
Je pense que maintenant tout est suffisamment OK pour commencer à dessiner le circuit imprimé.
Ajouter un indicateur de débordement nécessiterai autant sinon plus de composants qu’un troisième couple compteur/afficheur qui lui ne nécessite que deux boîtiers CMOS supplémentaires.
Une alternative au CD4511: le 9368 (DM9368N, F9368PC ou DC…)
• Sorties à courant constant, pas besoin de résistances limitatrices.
• Possibilité d’extinction des zéros non significatifs.
• Pour afficheurs à cathode commune.
• C’est aussi un décodeur hexadécimal (A, b, C, d, E, F en sus)
Doctsf (Modèles & Marques)
Annonces
Il ne serait donc pas anormal de constater sur l’inductance quelques suroscillations très vite amorties quand l’IRLZ44 commute à OFF.
